# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-228977

(43) Date of publication of application: 15.08.2003

1)Int.Cl.

G11C 11/22 G06F 12/08 G11C 11/401 G11C 11/41

I)Application number : 2002-026180

(71)Applicant: SONY CORP

2)Date of filing:

01.02.2002

(72)Inventor: NISHIHARA TOSHIYUKI


## 1) MEMORY DEVICE AND MEMORY SYSTEM USING IT

7)Abstract:

ROBLEM TO BE SOLVED: To provide a memory device in which a ndom access characteristic is improved, the number of times of writing can be reduced, and the supremum of the number of times of sturbance can be easily controlled, making the most of a nonvolatile aracteristic and a high integration characteristic of a cross point type

roelectric memory and a memory system using it.

)LUTION: This device comprises a cross point type ferroelectric emory 30 and a write-back type cache memory 40 being able to rform random access, access for the cross point type ferroelectric emory 30 is performed through a second memory. Thereby, data in cache memory can be accessed randomly and freely, while access the cross point type memory is performed only in miss-hit, the mber of times of rewriting of data can be reduced.



(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-228977 (P2003-228977A)

(43)公開日 平成15年8月15日(2003.8.15)

| (51) Int.Cl. <sup>7</sup> |        | 識別記号  |        | FΙ   |        |    | Ť        | -7]- *(参考) |
|---------------------------|--------|-------|--------|------|--------|----|----------|------------|
| G11C                      | 11/22  | 501   | 1      | G11C | 11/22  |    | 501Z     | 5 B 0 0 5  |
|                           |        |       |        |      |        |    | 501L     | 5B015      |
| G06F                      | 12/08  | 551   | 1      | G06F | 12/08  |    | 551B     | 5 M O 2 4  |
|                           |        | 5 5 3 |        |      |        |    | 553B     |            |
| G11C                      | 11/401 |       |        | G11C | 11/34  |    | Z        |            |
|                           |        |       | 審査請求 7 | 有 請求 | 改項の数15 | OL | (全 17 頁) | 最終頁に続く     |

(21)出願番号

特願2002-26180(P2002-26180)

(22)出願日

平成14年2月1日(2002, 2.1)

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 西原 利幸

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

弁理士 佐藤 隆久

Fターム(参考) 5B005 JJ01 NA/01 PP03 UU13

5B015 HH01 HH03 JJ43 KA10 KB92

**QQ16** 

5M024 AA94 BB26 JJ22 PP01 PP03


PP07 PP10 QQ03

## (54) 【発明の名称】 メモリ装置およびそれを用いたメモリシステム

#### (57)【要約】

【課題】クロスポイント型強誘電体メモリの不揮発性、 高集積性を活かしつつ、そのランダムアクセス性を向上 させ、かつ書き換え回数を低減でき、ディスターブ回数 の上限を容易に制御することができるメモリ装置および それを用いたメモリシステムを提供する。

【解決手段】クロスポイント型強誘電体メモリ30と、ランダムアクセスが可能なライトバック型のキャッシュメモリ40を含み、クロスポイント型強誘電体メモリ30へのアクセスは第2のメモリを介して行う。これによりキャッシュメモリ内のデータは自由にランダムアクセスが可能になるとともに、クロスポイント型メモリへのアクセスはミスヒット時のみとなり、データ書き換え回数も大幅に低減できる。



#### 【特許請求の範囲】

【請求項1】 第1のメモリおよび第2のメモリを有し、

上記第1のメモリは、

少なくとも一つのビット線と、

少なくとも一つのワード線と、

複数のプレート線と、

ノード電極と、上記ビット線と上記ノード電極との間に接続され、上記ワード線に印加される電圧に応じて導通状態または非導通状態に保持されるパストランジスタと、上記ノード電極に一方の電極が共通に接続され、他方の電極がそれぞれ異なるプレート線に接続された複数の強誘電体キャパシタとを有する少なくとも一つのセルストリングと、を有し、

上記第2のメモリは、

ランダムアクセスが可能なライトバック型のキャッシュ メモリを含み、

上記第1のメモリへのアクセスは第2のメモリを介して 行われるメモリシステム。

【請求項2】 上記第2のメモリがダイナミックまたは 20 スタティックRAMを含む請求項1記載のメモリシステム。

【請求項3】 上記第1のメモリにおいてノード電極を 共有するメモリストリング単位の全データを、上記第2 のメモリに一括転送する機能を有する請求項1記載のメ モリシステム。

【請求項4】 上記第1のメモリにおいてプレート線を 共有する複数のメモリストリングを含むセルユニット単 位の全データを、上記第2のメモリに一括転送する機能 を有する請求項1記載のメモリシステム。

【請求項5】 上記第1のメモリにおいてノード電極を 共有するメモリストリング単位の全データを、上記第2 のメモリから第1のメモリに一括転送する機能を有する 請求項1記載のメモリシステム。

【請求項6】 上記第1のメモリにおいてプレート線を 共有する複数のメモリストリングを含むセルユニット単 位の全データを、上記第2のメモリから第1のメモリに 一括転送する機能を有する請求項1記載のメモリシステ ム。

【請求項7】 上記第1のメモリは、データを読み出す 40際、アクセスした強誘電体キャパシタへのリストアを省略する機能を有する請求項1記載のメモリシステム。

【請求項8】 少なくとも一つのビット線と、

少なくとも一つのワード線と、

複数のプレート線と、

ノード電極と、上記ビット線と上記ノード電極との間に接続され、上記ワード線に印加される電圧に応じて導通状態または非導通状態に保持されるパストランジスタと、上記ノード電極に一方の電極が共通に接続され、他方の電極がそれぞれ異なるプレート線に接続された複数

の強誘電体キャパシタとを有する少なくとも一つのセル ストリングと、を有し、

データを読み出す際、アクセスした強誘電体キャパシタ へのリストアを省略する機能を有するメモリ装置。

【請求項9】 第1のメモリ領域と第2のメモリ領域を 有し、

上記第1のメモリ領域は、

少なくとも一つのビット線と、

少なくとも一つのワード線と、

10 複数のプレート線と、

ノード電極と、上記ビット線と上記ノード電極との間に 接続され、上記ワード線に印加される電圧に応じて導通 状態または非導通状態に保持されるパストランジスタ と、上記ノード電極に一方の電極が共通に接続され、他 方の電極がそれぞれ異なるプレート線に接続された複数 の強誘電体キャパシタとを有する少なくとも一つのセル ストリングと、を有し、

上記第2のメモリ領域は、

第1のメモリ領域と同一のビット線に接続された、ラン ダムアクセスが可能なメモリを含み、

第1のメモリ領域から第2のメモリ領域へ、少なくとも データの一部を転送する機能を有するメモリ装置。

【請求項10】 上記第1のメモリ領域においてノード電極を共有するメモリストリング単位の全データを、上記第2のメモリに一括転送する機能を有する請求項9記載のメモリ装置。

【請求項11】 上記第1のメモリ領域においてプレート線を共有する複数のメモリストリングを含むセルユニット単位の全データを、上記第2のメモリに一括転送す30 る機能を有する請求項9記載のメモリ装置。

【請求項12】 上記第1のメモリ領域においてノード電極を共有するメモリストリング単位の全データを、上記第2のメモリから第1のメモリに一括転送する機能を有する請求項9記載のメモリ装置。

【請求項13】 上記第1のメモリ領域においてプレート線を共有する複数のメモリストリングを含むセルユニット単位の全データを、上記第2のメモリから第1のメモリに一括転送する機能を有する請求項9記載のメモリ装置。

【請求項14】 上記第1のメモリ領域および第2のメモリ領域と、各ビット線に接続されたセンスアンプと、各ビット線に接続されたラッチ回路を有し、第1のメモリ領域と第2のメモリ領域の間でデータを転送している期間、ラッチ回路に保存されたデータに外部からアクセスできる機能を有する請求項9記載のメモリ装置。

【請求項15】 上記第2のメモリ領域のランダムアクセスが可能なメモリは、記憶素子としてのキャパシタを

と、上記ノード電極に一方の電極が共通に接続され、他 上記第2のメモリ領域を構成するセルキャパシタの絶縁 方の電極がそれぞれ異なるプレート線に接続された複数 50 膜または強誘電体膜は、第1のメモリ領域を構成するセ

ルキャパシタの強誘電体膜の少なくとも一部と、同時に 形成されている請求項9記載のメモリ装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、不揮発性強誘電体 メモリを含むメモリ装置およびこのメモリ装置を用いた メモリシステムに関するものである。

#### [0002]

【従来の技術】半導体メモリ、特に強誘電体を用いたFeRAMは、高速なアクセスと不揮発性の記憶を併せ持10つ使い勝手のよいデバイスとして注目されており、その大容量化が期待されている。FeRAMは、小型で低消費電力であると共に衝撃にも強く、大容量化に伴うビット単価の低下が進めば、音声や画像の記録メディアとしても有望である。

【0003】特に、その集積度を向上させる有望な手段として、特願平11-158632号や特開平09-121032号では、いわゆるクロスポイント型強誘電体メモリが提案されている。

【0004】図10は、クロスポイント型強誘電体メモ 20 リの一例を示す回路図である。

【0005】この強誘電体メモリ10は、図10に示すように、メモリセルアレイ11、ワードドライバ12、プレートドライバ13、およびセンスアンプ(S/A)14を有している。

【0006】メモリセルアレイ11は、それぞれメモリセルを構成する複数(図10では、8個)の強誘電体キャパシタFC101~FC108が4行2列のマトリクス状に配列されている。メモリセルアレイ11は、2列のセルストリングCST11, CST12に分割されて 30いる。

【0007】セルストリングCST11は、nチャネル MOSトランジスタからなるパストランジスタTR10 1、および同一列に配列された強誘電体キャパシタFC 101, FC102, FC103, FC104により構成される。

【0008】セルストリングCST11においては、パストランジスタTR101を介してビット線BL11に接続されている一つのノード電極ND11に4個のメモリセルとしての強誘電体キャパシタFC101、FC102、FC103、FC104の一方の電極が共通に接続されている。各強誘電体キャパシタFC101、FC102、FC103、FC104の他方の電極はそれぞれ異なるプレート線PL11、PL12、PL13、PL14に接続されており、メモリセルとしての各強誘電体キャパシタFC101、FC102、FC103、FC104のそれぞれに対して独立にデータの書き込みができるように構成されている。なお、ノード電極ND11を共有する複数の強誘電体キャパシタFC101、FC102、FC103、FC104のデータアクセス

は、たとえば一括で連続的に行われる。また、アクセス されたデータはセンスアンプ14で増幅されて再書き込 みされる。

【0009】セルストリングCST12は、nチャネル MOSトランジスタからなるパストランジスタTR10 2、および同一列に配列された強誘電体キャパシタFC 105, FC106, FC107, FC108により構成される。

【0010】セルストリングCST12においては、パ ストランジスタTR102を介してビット線BL12に 接続されている一つのノード電極ND12にメモリセル としての強誘電体キャパシタFC105、FC106、 FC107, FC108の一方の電極が共通に接続され ている。各強誘電体キャパシタFC105, FC10 6, FC107, FC108の他方の電極はそれぞれ異 なるプレート線PL11, PL12, PL13, PL1 4に接続されており、メモリセルとしての各強誘電体キ ャパシタFC105, FC106, FC107, FC1 08のそれぞれに対して独立にデータの書き込みができ るように構成されている。なお、ノード電極ND12を 共有する複数の強誘電体キャパシタFC105, FC1 06, FC107, FC108のデータアクセスは、た とえば一括で連続的に行われる。また、アクセスされた データはセンスアンプ14で増幅されて再書き込みされ る。

【0011】そして、セルストリングCST11, CST12を構成するパストランジスタTR101, TR102のゲート電極が共通のワード線WL11に接続されている。

【0012】ワードドライバ12は、アドレス指定されたワード線、図10の例ではWL11に、たとえば電源電圧 $V_{\alpha}$  +  $\alpha$  ( $\alpha$ はパストランジスタのしきい値電圧Vth以上の電圧、たとえば1V)を印加して、セルユニット単位でパストランジスタを導通状態に保持させる。

【0014】センスアンプ14は、ビット線BL11およびBL12が接続され、書き込み時あるいは読み出し時に、ビット線BL11, BL12に読み出されたデータをラッチして増幅し、再書き込み(リフレッシュ動作)を行う。

【0015】このような構成を有する強誘電体メモリ10における読み出し動作は、次のように行われる。たとえば、ワードドライバ12によりワード線WL11を駆動し、プレートドライバ13によりプレート線PL12 ~PL14を0Vに固定した状態でプレート線PL11

を $V_{\alpha}$  に駆動すると、強誘電体キャパシタFC101, FC105からビット線対BL11, BL12に電荷が放出される。それによって生じた電位差を差動型センスアンプ14でセンスすることでデータを読み出せる。

【0016】クロスポイント型強誘電体メモリは、一つのトランジスタを複数のキャパシタが共有するため、実効的にビット当たりの素子数が減少し、コスト低減に有効である。

#### [0017]

【発明が解決しようとする課題】上述の如く、クロスポ 10 イント型強誘電体メモリは集積度の面で有利であるが、 以下の制約がある。

【0018】すなわち、上述したクロスポイント型半導体メモリでは、ワード線により選択されたメモリストリングの共通ノード電極に複数のキャパシタが接続されているため、任意のキャパシタにデータを書きこむ際、ノード電極を共有する非選択キャパシタにも電圧が印加される(これは一般にディスターブと呼ばれる。)。この電圧印加は、一回でデータを破壊するほどのものではないが、それが無制限回数印加されると徐々にデータを劣20化せしめ、最後にはデータを破壊してしまう。したがって、ディスターブ印加回数を制限すべく、何らかの方策を取る必要がある。

【0019】上述の特開平09-121032号等では、メモリアクセスをユニット一括で行う仕様とすることで、ディスターブの上限を制限している。すなわち、任意のセルがアクセスされた場合、ディスターブを受ける同一メモリストリング内のセルも、連続したシーケンスの中で必ずアクセスされ、再書き込みされることになる。したがって、メモリストリングの共通ノード電極へ30の接続セル数をNとするとディスターブ回数の上限はN-1回である。

【0020】しかしこの場合、あるメモリストリングをアクセスすると、そこに接続された全セルについて読み出しと再書き込みを完了するまで他のメモリストリングはアクセスできない。したがって、たとえばDRAMのようなランダムアクセス用途への適用は基本的に不可能であるか、または非常に遅くなってしまう。

【0021】さらに強誘電体メモリ一般には、膜疲労という問題がある。これは強誘電体膜が分極反転を繰り返 40 すことにより、分極特性が劣化するものであり、これにより書き換え回数が制限されるものである。一般に、強誘電体膜の書き換え回数は1E12回程度とされており、DRAMのような使い方をすると信頼性を保証できない。

【0022】上記理由から、クロスポイント型強誘電体メモリはその使用用途が著しく限定されるという問題があった。

【0023】本発明は、かかる事情に鑑みてなされたも する少なくとも一つのセルストリングと、を有し、デーのであり、その目的は、クロスポイント型強誘電体メモ 50 夕を読み出す際、アクセスした強誘電体キャパシタへの

リの不揮発性、高集積性を活かしつつ、そのランダムア クセス性を向上させ、かつ書き換え回数を低減でき、ディスターブ回数の上限を容易に制御することができるメ モリ装置およびそれを用いたメモリシステムを提供する ことにある。

#### [0024]

【課題を解決するための手段】上記目的を達成するため、本発明の第1の観点に係るメモリシステムは、第1のメモリおよび第2のメモリを有し、上記第1のメモリは、少なくとも一つのビット線と、少なくとも一つのワード線と、複数のプレート線と、ノード電極と、上記ワード線に印加される電圧に応じて導通状態または非導通状態に保持されるパストランジスタと、上記ノード電極に一方の電極が共通に接続され、他方の電極がそれぞれ異なるプレート線に接続された複数の強誘電体キャパシタとを有する少なくとも一つのセルストリングと、を有し、上記第2のメモリは、ランダムアクセスが可能なライトバック型のキャッシュメモリを含み、上記第1のメモリへのアクセスは第2のメモリを介して行われる。

【0025】本発明では、上記第2のメモリがダイナミックまたはスタティックRAMを含む。

【0026】本発明では、上記第1のメモリにおいてノード電極を共有するメモリストリング単位の全データを、上記第2のメモリに一括転送する機能を有する。

【0027】本発明では、上記第1のメモリにおいてプレート線を共有する複数のメモリストリングを含むセルユニット単位の全データを、上記第2のメモリに一括転送する機能を有する。

0 【0028】本発明では、上記第1のメモリにおいてノード電極を共有するメモリストリング単位の全データを、上記第2のメモリから第1のメモリに一括転送する機能を有する。

【0029】また、本発明では、上記第1のメモリにおいてプレート線を共有する複数のメモリストリングを含むセルユニット単位の全データを、上記第2のメモリから第1のメモリに一括転送する機能を有する。

【0030】好適には、上記第1のメモリは、データを 読み出す際、アクセスした強誘電体キャパシタへのリス トアを省略する機能を有する。

【0031】本発明の第2の観点に係るメモリ装置は、少なくとも一つのビット線と、少なくとも一つのワード線と、複数のプレート線と、ノード電極と、上記ビット線と上記ノード電極との間に接続され、上記ワード線に印加される電圧に応じて導通状態または非導通状態に保持されるパストランジスタと、上記ノード電極に一方の電極が共通に接続され、他方の電極がそれぞれ異なるプレート線に接続された複数の強誘電体キャパシタとを有する少なくとも一つのセルストリングと、を有し、データを読み出す際、アクセストを発気になっての

. .

リストアを省略する機能を有する。

【0032】本発明の第3の観点に係るメモリ装置は、 第1のメモリ領域と第2のメモリ領域を有し、上記第1 のメモリ領域は、少なくとも一つのビット線と、少なく とも一つのワード線と、複数のプレート線と、ノード電 極と、上記ビット線と上記ノード電極との間に接続さ れ、上記ワード線に印加される電圧に応じて導通状態ま たは非導通状態に保持されるパストランジスタと、上記 ノード電極に一方の電極が共通に接続され、他方の電極 がそれぞれ異なるプレート線に接続された複数の強誘電 10 体キャパシタとを有する少なくとも一つのセルストリン グと、を有し、上記第2のメモリ領域は、第1のメモリ 領域と同一のビット線に接続された、ランダムアクセス が可能なメモリを含み、第1のメモリ領域から第2のメ モリ領域へ、少なくともデータの一部を転送する機能を 有する。

【0033】本発明では、上記第1のメモリ領域におい てノード電極を共有するメモリストリング単位の全デー タを、上記第2のメモリに一括転送する機能を有する。

【0034】本発明では、上記第1のメモリ領域におい 20 てプレート線を共有する複数のメモリストリングを含む セルユニット単位の全データを、上記第2のメモリに一 括転送する機能を有する。

【0035】本発明では、上記第1のメモリ領域におい てノード電極を共有するメモリストリング単位の全デー タを、上記第2のメモリから第1のメモリに一括転送す る機能を有する。

【0036】本発明では、上記第1のメモリ領域におい てプレート線を共有する複数のメモリストリングを含む セルユニット単位の全データを、上記第2のメモリから 30 第1のメモリに一括転送する機能を有する。

【0037】本発明では、好適には、上記第1のメモリ 領域および第2のメモリ領域と、各ビット線に接続され たセンスアンプと、各ビット線に接続されたラッチ回路 を有し、第1のメモリ領域と第2のメモリ領域の間でデ ータを転送している期間、ラッチ回路に保存されたデー タに外部からアクセスできる機能を有する。

【0038】好適には、上記第2のメモリ領域のランダ ムアクセスが可能なメモリは、記憶素子としてのキャパ シタを含み、上記第2のメモリ領域を構成するセルキャ 40 パシタの絶縁膜または強誘電体膜は、第1のメモリ領域 を構成するセルキャパシタの強誘電体膜の少なくとも一 部と、同時に形成されている。

【0039】本発明によれば、いわゆるクロスポイント 型強誘電体メモリへのデータアクセスをライトバック型 キャッシュメモリを介して行う。これによりキャッシュ メモリ内のデータは自由にランダムアクセスが可能にな るとともに、クロスポイント型メモリへのアクセスはミ スヒット時のみとなり、データ書き換え回数も大幅に低 キャッシュメモリとのデータ転送を、少なくともメモリ ストリングまたはプレート線を共有したユニット単位で 行う。これにより、クロスポイント型メモリ側のアクセ スは常にユニットで一括となる。したがって、ディスタ ーブ回数の上限を容易に制御することができる。

8

【0040】また、上述のキャッシュメモリをクロスポ イント型強誘電体メモリ内に適切に内蔵させることで、 さらにシステム性能を向上させることができる。たとえ ばキャッシュメモリをDRAMとし、クロスポイント型 強誘電体メモリのメモリユニットと同一のビット線に接 続させる。そして、外部からは、通常そのDRAMのデ ータをアクセスする。これにより面積的オーバーヘッド を最小に留めつつ、選択されたユニット群の選択データ をDRAMにまとめて直接転送することができ、ミスヒ ット時のデータ転送に伴うオーバーヘッドを大幅に低減 できる。

【0041】さらに、上記DRAMのキャパシタ絶縁膜 を、本体中の少なくとも一部のメモリユニットの強誘電 体膜と同時形成することにより、製造工程を増加させる ことなく、微細なDRAMを搭載でき、キャッシュ搭載 に伴うチップ面積の増大を抑制できる。さらに。上記キ ヤッシュメモリをDRAMではなく、各キャパシタがト ランジスタで分離されたFeRAMとすれば、分極反転 信号を使える分そのキャパシタ面積を抑制でき、さらに チップ面積のオーバーヘッドは縮小する。さらに、上記 DRAM (FeRAM) 領域とクロスポイント型強誘電 体メモリ領域との間のデータ転送をユニットアレイ単位 で行えば、クロスポイント型強誘電体メモリ領域へのア クセスは常にユニットアレイ単位となり、ディスターブ の上限を容易に規定することができる。さらに、各ビッ ト線に対応し、センスアンプ以外に別途ラッチを設ける ことで、ラッチに保存されたデータを外部からアクセス しつつクロスポイント型メモリ領域とDRAM領域との データ転送を行うことが可能になり、メモリの使用効率 を向上させることができる。

【0042】したがって、本発明を採用すれば、クロス ポイント型強誘電体メモリの不揮発性、高集積性を活か しつつ、そのランダムアクセス性を向上させ、かつ書き 換え回数を低減できる。これによりこのメモリの適用対 象を大幅に拡大することが可能になる。

[0043]

#### 【発明の実施の形態】<u>第1実施形態</u>

図1は、本発明の第1の実施形態に係るメモリ装置を採 用したメモリシステムを示すブロック図、図2は、本発 明の第1の実施形態に係るメモリ装置を採用したメモリ システムを示す回路図である。

【0044】本メモリシステム20は、図1および図2 に示すように、第1のメモリとしてのクロスポイント型 強誘電体メモリ(以下、本体メモリという)30、第2 滅できる。さらに、クロスポイント型強誘電体メモリと 50 のメモリとしてのライトバック型キャッシュメモリ4

30

0、およびCPU50を有している。本体メモリ30と ライトバック型キャッシュメモリ40により本発明に係るメモリ装置が構成される。なお、ライトバック型キャッシュメモリ40は、ランダムアクセスが可能なSRA MまたはDRAMにより構成される。

【0045】そして、本第1の実施形態に係るメモリ装置を採用したメモリシステム20は図1に示すように、第1のメモリである本体メモリ30、第2のメモリであるキャッシュメモリ40、およびCPU50がそれぞれ別チップで構成されている。

【0046】本体メモリ30は、図2に示すように、メモリセルアレイ31、ワードドライバ32、プレートドライバ33、およびセンスアンプ(S/A)群34を有している。

【0047】メモリセルアレイ31は、それぞれメモリセルを構成する複数(本実施形態では32個)の強誘電体キャパシタFC301~FC332がマトリクス状に配列されている。そして、メモリセルを構成する32個の強誘電体キャパシタは、ひとつのセルユニットUT31、UT32に分割されている。なお、図1では図面の20簡単化のため2つのセルユニットのみを示しているが、メモリセルアレイ31は、複数のセルユニットをマトリクス状に配列して構成される。

【0048】セルユニットUT31は、4列のセルストリングCST31~CST34に分割されている。

【0049】セルストリングCST31は、nチャネルMOSトランジスタからなるパストランジスタTR301、および同一列に配列された強誘電体キャパシタFC301、FC302、FC303、FC304により構成される。

【0050】セルストリングCST31においては、パ ストランジスタTR301を介してビット線BL31に 接続されている一つのノード電極ND31に複数(本実 施形態では4個)のメモリセルとしての強誘電体キャパ シタFC301, FC302, FC303, FC304 の一方の電極が共通に接続されている。各強誘電体キャ パシタFC301, FC302, FC303, FC30 4の他方の電極はそれぞれ異なるプレート線PL31, PL32, PL33, PL34に接続されており、メモ リセルとしての各強誘電体キャパシタFC301, FC 40 302, FC303, FC304のそれぞれに対して独 立にデータの書き込みができるように構成されている。 なお、本実施形態では、たとえばノード電極ND31を 共有する複数の強誘電体キャパシタFC301, FC3 02, FC303, FC304のデータアクセスは一括 で連続的に行われる。

【0051】セルストリングCST32は、nチャネル MOSトランジスタからなるパストランジスタTR30 2、および同一列に配列された強誘電体キャパシタFC 305, FC306, FC307, FC308により構 50 成される。

【0052】セルストリングCST32においては、パストランジスタTR302を介してビット線BL32に接続されている一つのノード電極ND32にメモリセルとしての強誘電体キャパシタFC305, FC306, FC307, FC308の一方の電極が共通に接続されている。各強誘電体キャパシタFC305, FC306, FC307, FC308の他方の電極はそれぞれ異なるプレート線PL31, PL32, PL33, PL34に接続されており、メモリセルとしての各強誘電体キャパシタFC305, FC306, FC307, FC308のそれぞれに対して独立にデータの書き込みができるように構成されている。なお、本実施形態では、ノード電極ND32を共有する複数の強誘電体キャパシタFC305, FC306, FC307, FC308のデータアクセスは一括で連続的に行われる。

【0053】セルストリングCST33は、n チャネル MOSトランジスタからなるパストランジスタTR303、および同一列に配列された強誘電体キャパシタFC309、FC310、FC311、FC312により構成される。

【0054】セルストリングCST33においては、パストランジスタTR303を介してビット線BL33に接続されている一つのノード電極ND33にメモリセルとしての強誘電体キャパシタFC309,FC310,FC311,FC312の一方の電極が共通に接続されている。各強誘電体キャパシタFC309,FC310,FC311,FC312の他方の電極はそれぞれ異なるプレート線PL31,PL32,PL33,PL34に接続されており、メモリセルとしての各強誘電体キャパシタFC309,FC310,FC311,FC312のそれぞれに対して独立にデータが書き込みができるように構成されている。なお、本実施形態では、ノード電極ND33を共有する複数の強誘電体キャパシタFC309,FC310,FC311,FC312のデータアクセスは一括で連続的に行われる。

【0055】セルストリングCST34は、nチャネル MOSトランジスタからなるパストランジスタTR304、および同一列に配列された強誘電体キャパシタFC313, FC314, FC315, FC316により構成される。

【0056】セルストリングCST34においては、パストランジスタTR304を介してビット線BL34に接続されている一つのノード電極ND34にメモリセルとしての強誘電体キャパシタFC313, FC314, FC315, FC316の一方の電極が共通に接続されている。各強誘電体キャパシタFC313, FC314, FC315, FC316の他方の電極はそれぞれ異なるプレート線PL31, PL32, PL33, PL34に接続されており、メモリセルとしての各強誘電体キャルとしての各強誘電体キャルとしての各強誘電体キャルとしての各強誘電体キ

ャパシタFC313, FC314, FC315, FC3 16のそれぞれに対して独立にデータが書き込みができるように構成されている。なお、本実施形態では、ノード電極ND34を共有する複数の強誘電体キャパシタFC313, FC314, FC315, FC316のデータアクセスは一括で連続的に行われる。

【0057】そして、セルストリングCST31~CS T34を構成するパストランジスタTR301~TR3 04のゲート電極が共通のワード線WL31に接続され ている。

【0058】セルユニットUT32は、4列のセルストリングCST35~CST38に分割されている。

【0059】セルストリングCST35は、nチャネルMOSトランジスタからなるパストランジスタTR305、および同一列に配列された強誘電体キャパシタFC317,FC318,FC319,FC320により構成される。

【0060】セルストリングCST35においては、パ ストランジスタTR305を介してビット線BL31に 接続されている一つのノード電極ND35に複数(本実 20 施形態では4個)のメモリセルとしての強誘電体キャパ シタFC317, FC318, FC319, FC320 の一方の電極が共通に接続されている。各強誘電体キャ パシタFC317, FC318, FC319, FC32 0の他方の電極はそれぞれ異なるプレート線PL35, PL36, PL37, PL38に接続されており、メモ リセルとしての各強誘電体キャパシタFC317、FC 318, FC319, FC320のそれぞれに対して独 立にデータの書き込みができるように構成されている。 なお、本実施形態では、たとえばノード電極ND35を 30 共有する複数の強誘電体キャパシタFC317, FC3 18, FC319, FC320のデータアクセスは一括 で連続的に行われる。

【0061】セルストリングCST36は、nチャネル MOSトランジスタからなるパストランジスタTR30 6、および同一列に配列された強誘電体キャパシタFC 321, FC322, FC323, FC324により構成される。

【0062】セルストリングCST36においては、パストランジスタTR306を介してビット線BL32に 40接続されている一つのノード電極ND36にメモリセルとしての強誘電体キャパシタFC321、FC322、FC323、FC324の一方の電極が共通に接続されている。各強誘電体キャパシタFC321、FC322、FC323、FC324の他方の電極はそれぞれ異なるプレート線PL35、PL36、PL37、PL38に接続されており、メモリセルとしての各強誘電体キャパシタFC321、FC322、FC323、FC324のそれぞれに対して独立にデータの書き込みができるように構成されている。なお、本実体形能では、1-50

ド電極ND36を共有する複数の強誘電体キャパシタFC321, FC322, FC323, FC324のデータアクセスは一括で連続的に行われる。

12

【0063】セルストリングCST37は、nチャネルMOSトランジスタからなるパストランジスタTR307、および同一列に配列された強誘電体キャパシタFC325,FC326,FC327,FC328により構成される。

【0064】セルストリングCST37においては、パストランジスタTR307を介してビット線BL33に接続されている一つのノード電極ND37にメモリセルとしての強誘電体キャパシタFC325, FC326, FC327, FC328の一方の電極が共通に接続されている。各強誘電体キャパシタFC325, FC326, FC327, FC328の他方の電極はそれぞれ異なるプレート線PL35, PL36, PL37, PL38に接続されており、メモリセルとしての各強誘電体キャパシタFC325, FC326, FC327, FC328のそれぞれに対して独立にデータが書き込みができるように構成されている。なお、本実施形態では、ノード電極ND37を共有する複数の強誘電体キャパシタFC325, FC326, FC327, FC328のデータアクセスは一括で連続的に行われる。

【0065】セルストリングCST38は、nチャネル MOSトランジスタからなるパストランジスタTR30 8、および同一列に配列された強誘電体キャパシタFC 329、FC330、FC331、FC332により構成される。

【0066】セルストリングCST38においては、パストランジスタTR308を介してビット線BL34に接続されている一つのノード電極ND38にメモリセルとしての強誘電体キャパシタFC329, FC330, FC331, FC332の一方の電極が共通に接続されている。各強誘電体キャパシタFC329, FC330, FC331, FC332の他方の電極はそれぞれ異なるプレート線PL35, PL36, PL37, PL38に接続されており、メモリセルとしての各強誘電体キャパシタFC329, FC330, FC331, FC332のそれぞれに対して独立にデータが書き込みができるように構成されている。なお、本実施形態では、ノード電極ND38を共有する複数の強誘電体キャパシタFC329, FC330, FC331, FC332のデータアクセスは一括で連続的に行われる。

【0067】そして、セルストリングCST35~CS T38を構成するパストランジスタTR305~TR3 08のゲート電極が共通のワード線WL32に接続され ている。

ャパシタFC321,FC322,FC323,FC3 【0068】ワードドライバ32は、アドレス指定され 24のそれぞれに対して独立にデータの書き込みができ たワード線、図2の例ではWL31またはWL32に、 るように構成されている。なお、本実施形態では、ノー 50 たとえば電源電圧 $V_{\alpha}$  +  $\alpha$  ( $\alpha$ はパストランジスタのし

きい値電圧V t h以上の電圧、たとえば1V) を印加し て、セルユニット単位でパストランジスタを導通状態に 保持させる。

【0069】プレートドライバ33は、データアクセス 時にアドレス指定されたプレート線PL31~PL34 あるいはPL35~PL38にアドレス指定されたメモ リセルとしての強誘電体キャパシタにデータを書き込 み、または読み出しが行えるような所定電圧0V,  $V_{\alpha}$ を印加し、非選択のプレート線には所定電圧 Vα / 2を 印加する。なお、前述したように、メモリセルアレイ3 1に対するアクセスは、セルユニット単位 (ワード線単 位) で選択が行われ、セルストリング内の一つのノード に接続されている複数(本実施形態では4個)の強誘電 体キャパシタに対して一括で連続的に行われることか ら、4本のプレート線PL31~PL34、PL35~ PL38はそれぞれ連続的にアドレス指定される。

【0070】センスアンプ群34は、ビット線BL31 およびBL32が接続されたセンスアンプ341と、ビ ット線BL33およびBL34が接続されたセンスアン プ342を有している。各センスアンプ341,342 は、書き込み時あるいは読み出し時に、ビット線BL3 1~BL34に読み出されたデータをラッチして増幅す る。

【0071】また、本体メモリ30においては、図示し ないカラムドライバにより、アドレス指定に応じてセン スアンプ341、342の選択やセンスアンプにラッチ された読み出しデータの出力、書き込みデータの対応す るセンスアンプへの供給等を行う。

【0072】なお、本体メモリ30においては、ビット 線BL31とビット線BL32、ビット線BL33とビ 30 ット線BL34がビット線対を構成し、ビット線対の一 方のビット線には、図示しないダミーセルにより参照電 位が与えられる。

【0073】以下、本メモリシステム20の特徴的な機 能について説明する。

【0074】メモリシステム20では、本体メモリ30 へのアクセスをライトバック型キャッシュメモリ40を 介して行う。すなわち、СРИ50は、所望のデータに アクセスする際、まずキャッシュメモリ40の内部を探 し、そこにデータがあれば、本体メモリ30はアクセス 40 しない。また、キャッシュメモリ40に所望のデータが 無い場合 (ミスヒット時) は、所望のデータを含むメモ リブロックを本体メモリ30からキャッシュメモリ40 に転送する。その際、キャッシュメモリ40の内部に空 きが無い場合、記憶データ群の一部を破棄し、そのデー タは本体メモリ30の元の位置に書き戻す。

【0075】上記動作は、キャッシュメモリ40への書 き込み時でも同様に、キャッシュメモリ40に所望デー タがあれば、本体メモリ30にはアクセスされない。し たがって、本動作を実現するために、キャッシュメモリ 50 す機能を付加しておくことが望ましい。

40は、書きこみ時には必ず本体メモリ30へも書き戻 されるライトスル一型とは異なる、ライトバック型によ り構成されている。

14

【0076】本メモリシステム20へのアクセスはキャ ッシュメモリ40に所望データがある限り、キャッシュ メモリ40のみに対して行われる。したがって、その際 のアクセスは見かけ上ランダムアクセスとなっている。 また、上述したように、ヒット時は本体メモリ30への アクセスが行われない。したがって、本体メモリ30へ の総アクセス回数を低減でき、書き換え回数を減少さ せ、その寿命を延ばすことが可能である。

【0077】さらに、本メモリシステム20では、キャ ッシュメモリ40と本体メモリ30の間のデータ転送 を、互いにディスターブを及ぼし合うキャパシタ群の単 位で一括に行う。すなわち、たとえば本体メモリ30に おけるセルストリングCST31~CST34, CST 35~CST38、またはプレート線PL31~PL3 4、PL35~PL38を共有したセルユニットUT3 1, UT32の単位で一括に転送を行う。

【0078】これにより、本体メモリ30へのアクセス は常にセルユニットUT31, UT32に相当する単位 で行われる。したがって、任意のデータが所望された 際、そのアクセス時にディスターブを受ける全てのセル キャパシタが同時にアクセスされることになり、少なく とも一回づつリフレッシュされる。その結果、上記単位 でアクセスが行われる限り、いずれのセルキャパシタに 対してもディスターブ回数の上限を保証でき、その劣化 を制限することが可能になる。

【0079】また、本メモリシステム20では、本体メ モリ30がリストア動作を行わず、読み出しのみを行う 機能を有している。

【0080】本体メモリ30からのデータ読み出しは破 壊読出しとなるので、一般的な強誘電体メモリでは、読 み出しの際、引き続いて必ずリストアを行っている。こ れに対して、本メモリシステム20における本体メモリ 30のように、リストア省略機能を設けることで、本体 メモリ30からキャッシュメモリ40へのデータ転送は 高速に無駄なく行われ、さらに、即座に次の転送に移れ るようになる。これらのデータは、本体メモリ30側で は破壊されているが、キャッシュメモリ40側には保存 されている。これらのデータは、将来キャッシュメモリ 40側でデータが破棄される際には必ず本体メモリ30 に書き戻される。したがって、実際の使用でデータが失 われることはない。このように、本メモリシステム20 においては、本体メモリ30で無駄なリストアを行わな いことから、書き換え回数も半分で済む。

【0081】なお、このような機能を使用した場合は、 電源オフ時には電源電圧の低下を検知して自動的にキャ ッシュメモリ40内のデータを本体メモリ30に書き戻

れている。

20

【0082】また、本メモリシステム20において、本 体メモリ30からの読み出し動作は、たとえば図2のビ ット線BL31, BL32をグランドレベルにイコライ ズして浮遊状態にした後、ワード線WL31をワードド ライバ32により駆動して、セルストリングCST3 1, CST32のパストランジスタTR301, 302 を導通状態とし、たとえばプレート線PL31に正の電 圧パルスを与える動作である。この際、選択されたキャ パシタFC301, FC305における強誘電体膜の分 極は"1"データが反転し、"0"保持と同じ方向、す 10 なわち弱"0"状態となる。このようにデータを取り出 した後、さらにビット線BL31, BL32をグランド レベルに戻し、読み出しを行った全セルに意図的に" 0"書きこみを完了しておくことも可能である。このよ うな処理を行っておけば、データを書き戻す際は、所望 のセルに"1"書きこみのみを行えば良い。したがっ て、書きこみ動作も簡略化し、高速化することができ

【0083】以上説明したように、本第1の実施形態に よれば、クロスポイント型本体メモリ(強誘電体メモ リ)30へのデータアクセスをライトバック型キャッシ ュメモリ40を介して行うことから、キャッシュメモリ 40内のデータは自由にランダムアクセスが可能になる とともに、クロスポイント型の本体メモリへ30のアク セスはミスヒット時のみとなり、データ書き換え回数も 大幅に低減できる。さらに、クロスポイント型強誘電体 メモリ30とキャッシュメモリ40とのデータ転送を、 セルストリングCST31~CST34, CST35~ CST38、またはプレート線PL31~PL34、P L35~PL38を共有したセルユニットUT31, U 30 T32の単位で一括に転送を行うことから、クロスポイ ント型強誘電体メモリ30側のアクセスは常にセルユニ ットUT31, UT32で一括となる。したがって、デ ィスターブ回数の上限を容易に制御することが出来る。

#### 【0084】<u>第2実施形態</u>

図3は、本発明の第2の実施形態に係るメモリ装置を採 用したメモリシステムを示す回路図である。

【0085】本第2の実施形態が上述した第1の実施形 態と異なる点は、クロスポイント型強誘電体メモリ、す なわち本体メモリの構成にある。第1の実施形態では、 メモリセルアレイにおいて、異なる列に配置されたセル ストリングをそれぞれ異なるビット線BL31~BL3 4に接続したのに対し、本第2の実施形態では、隣接す る2列のセルストリングを同一のビット線に接続してい る。

【0086】具体的には、本体メモリ30Aでは、図3 に示すように、セルユニットUT31Aにおけるセルス トリングCST31Aのノード電極ND31がパストラ ンジスタTR301を介してビット線BL31に接続さ れ、セルストリングCST32Aのノード電極ND32 がパストランジスタTR302を介してビット線BL3 1にされている。同様に、セルユニット31Aにおける セルストリングCST33Aのノード電極ND33がパ ストランジスタTR303を介してビット線BL32に 接続され、セルストリングCST34Aのノード電極N D34がパストランジスタTR304を介してビット線 BL32にされている。そして、セルストリングCST 31AのパストランジスタTR301のゲートとセルス トリングCST33AのパストランジスタTR303の ゲートが共通のワード線WL31に接続され、セルスト リングCST32AのパストランジスタTR302のゲ ートとセルストリングCST34Aのパストランジスタ TR304のゲートが共通のワード線WL33に接続さ

16

【0087】また、セルユニットUT32Aにおけるセ ルストリングCST35Aのノード電極ND35がパス トランジスタTR305を介してビット線BL31に接 続され、セルストリングCST36Aのノード電極ND 36がパストランジスタTR306を介してビット線B L31にされている。同様に、セルユニットUT32A におけるセルストリングCST37Aのノード電極ND 37がパストランジスタTR307を介してビット線B L32に接続され、セルストリングCST38Aのノー ド電極ND38がパストランジスタTR308を介して ビット線BL32にされている。そして、セルストリン グCST35AのパストランジスタTR305のゲート とセルストリングCST37AのパストランジスタTR 307のゲートが共通のワード線WL32に接続され、 セルストリングCST36AのパストランジスタTR3 06のゲートとセルストリングCST38Aのパストラ ンジスタTR308のゲートが共通のワード線WL34 に接続されている。

【0088】このような構成を取る場合、共通のビット 線に接続された一方のセルストリング、たとえばCST 31Aをアクセスする間、他方のセルストリングCST 32 Aはディスターブを受ける。したがって、セルユニ ットに相当する単位のセルキャパシタ同士が相互にディ スターブを及ぼし合う。

【0089】そこで、本第2の実施形態においても、上 述した第1の実施形態と同様に、本体メモリ30Aはラ イトバック型キャッシュメモリ40を介してアクセスさ れる。このとき、本体メモリ30とキャッシュメモリ4 0の間のデータ転送は、セルストリングCST31A~ CST34A, CST35A~CST38A、またはプ レート線PL31~PL34、PL35~PL38を共 有したセルユニットUT31A、UT32Aの単位で一 括に転送を行う。

【0090】これにより、本第2の実施形態において も、第1の実施形態と同等に、ディスターブ回数の制御 が容易になる。

#### 【0091】第3実施形態

図4は、本発明の第3の実施形態に係るメモリ装置を採 用したメモリシステムを示すブロック図である。

【0092】本第3の実施形態が上述した第1および第 2の実施形態と異なる点は、メモリ装置を構成する第1 のメモリとしてのクロスポイント型強誘電体メモリ (本 体メモリという)と第2のメモリとしてのライトバック 型キャッシュメモリとを別々のチップに構成する代わり に、同一チップ内に一体化した構成したことにある。こ のように、本体メモリ30Bとキャッシュメモリ40B 10 が一体化している場合は、ミスヒット時の本体、キャッ シュ間データ転送の高速化に有利である。

【0093】図5は、本発明の第3の実施形態に係る本 体メモリ30とキャッシュメモリ40が一体化されたメ モリ装置の構成例を示す回路図である。

【0094】本メモリ装置60は、図5に示すように、 本体メモリ30Bとキャッシュメモリ40Bとセンスア ンプ341,342を挟んで、同一のビット線BL31 ~BL34(キャッシュメモリ40Bではビット線BL 41~BL44として表している)に接続されている。 【0095】図5の本体メモリ30Bの構成は、図2の 本体メモリ30と基本的には同様の構成を有しているこ とから、ここではその詳細な説明は省略し、また、同一 構成部分には同一を符号を用いている。図5の本体メモ リ30Bにおいては、図2の本体メモリ30の構成に加 えて、以下の構成をさらに有する。すなわち、センスア ンプ341の差動入出力が、nチャネルMOSトランジ スタからスイッチSW31、SW32を介してビット線 BL31, BL32接続され、センスアンプ342の差 動入出力が、nチャネルMOSトランジスタからスイッ チSW33, SW34を介してビット線BL33, BL 34に接続されている。また、センスアンプ341の差 動入出力が、nチャネルMOSトランジスタからスイッ チSW35, SW36を介してキャッシュメモリ40側 のビット線BL41、BL42に接続され、センスアン プ342の差動入出力が、nチャネルMOSトランジス タからスイッチSW37、SW38を介してキャッシュ メモリ40側のビット線BL43、BL44に接続され ている。さらに、センスアンプ341に対してnチャネ ルMOSトランジスタからスイッチSW39を介してラ 40 ッチ35が接続され、センスアンプ342に対してnチ ャネルMOSトランジスタからスイッチSW40を介し てラッチ36が接続されている。そして、各スイッチS W31~SW34、スイッチSW35~SW38、およ びスイッチSW39, SW40の導通制御を動作モード に応じて行うコントローラ37を有している。

【0096】キャッシュメモリ40Bは、たとえば選択 トランジスタCST401~CST416と一方の電極 をグランドで終端したキャパシタC401~C416か らなるDRAMセルMC401~MC416が4行4列 50 のマトリクス状に配列されている。

【0097】そして、第1列に配列されたメモリセルM C401, MC405, MC409, MC413が選択 トランジスタCST401, CST405, CST40 9, CST413を介してビット線BL41 (BL3) 1)に接続され、第2列に配列されたメモリセルMC4 02, MC406, MC410, MC414が選択トラ ンジスタCST402, CST406, CST410, CST414を介してビット線BL42 (BL32) に 接続され、第3列に配列されたメモリセルMC403, MC407, MC411, MC415が選択トランジス 夕CST403, CST407, CST411, CST 415を介してビット線BL43 (BL33) に接続さ れ、第4列に配列されたメモリセルMC404, MC4 08, MC412, MC416が選択トランジスタCS T404, CST408, CST412, CST416 を介してビット線BL44(BL34)に接続されてい

18

【0098】さらに、第1行に配列されたメモリセルM C401~MC404の選択トランジスタCST401 ~CST404のゲートがワード線WL41に接続さ れ、第2行に配列されたメモリセルMC405~MC4 08の選択トランジスタCST405~CST408の ゲートがワード線WL42に接続され、第3行に配列さ れたメモリセルMC409~MC412の選択トランジ スタCST409~CST412のゲートがワード線W L43に接続され、第4行に配列されたメモリセルMC 413~MC416の選択トランジスタCST413~ CST416のゲートがワード線WL44に接続されて いる。また、ワード線WL41~WL44は、ワードド ライバ42により駆動される。

【0099】このような構成を有するキャッシュメモリ 40 Bは、外部からランダムアクセスすることができ る。これらのDRAMの容量は、第1のメモリとしての 本体メモリ30Bと第2のメモリとしてキャッシュメモ リ40Bの両メモリ領域間の一括転送単位に相当するセ ルユニットUT31, UT32の容量と一致している。 また、DRAM領域 (41B) をアドレッシングする各 ワード線WL41~WL44は、本体メモリ30Bのセ ルユニット内をアドレッシングする各プレート線PL3 1~PL34, PL35~PL38に一対一で対応して いる。たとえば、セルユニットUT31のプレート線P L31~PL34に対し、キャッシュメモリ40Bのワ ード線WL41~WL44がそれぞれ対応する。

【0100】メモリ装置60において、外部からデータ アクセスがあった場合、所望のデータが存在するセルユ ニットのデータがキャッシュメモリ40BのDRAM領 域41Bに転送されていれば、DRAM領域41Bのみ がアクセスされ、本体メモリ30Bのメモリセルアレイ (以下、メモリ領域) 31Bはアクセスされない。した

がって、外部からはDRAMのようにランダムアクセスできる。

【0101】また、本体メモリ領域の書き換え回数も減少し、その寿命も延びる。なお、DRAMアクセス時は本体メモリ選択線SL31はオフ状態であり、DRAM選択線SL32はオン状態になっている。一方、所望のデータがキャッシュメモリ40BのDRAM領域41Bに無い場合、DRAM領域41Bのデータを元の本体メモリ30B内のセルユニットに一括連続で書き戻し、さらに所望のデータを含むセルユニットのデータをキャッ 10シュメモリ40BのDRAM領域41Bに一括連続で転送する。

【0102】本第3の実施形態のように、キャッシュメモリ40BのDRAM領域41Bとクロスポイント型本体メモリ30Bメモリのメモリ領域31Bがビット線を共有した構成を取ることにより、本体メモリ30Bのメモリ領域31Bとキャッシュメモリ40BのDRAM領域41B間のデータ転送はメモリ領域内の全ビット線を介して並列に行われる。したがって、極めて高速にデータ転送を実行でき、ミスヒット時のオーバーヘッド時間20を低減できる。また、このようにキャッシュ部にDRAMを用い、アレイを一体化させることで、キャッシュ内蔵に伴うチップ面積の増大を大幅に低減できる。

【0103】また、DRAMのキャパシタ絶縁膜を本体メモリアレイの強誘電体膜の一部と同時形成すれば、小さなキャパシタで大きな容量が獲得でき、DRAMの占有面積をさらに小さくできる。さらに、DRAMのキャパシタをグランドで終端させることにより、そのキャパシタには一方向の電界しかかからない。したがって、最も使用頻度の高いDRAMキャッシュ部には分極反転が発生せず、疲労による誘電性の劣化や絶縁破壊は発生しない。

【0104】なお、メモリ全体を複数のバンクで構成し、本体メモリ30Bとキャッシュメモリ40BのDRAM間でデータ転送を行う間、他のバンクをアクセスできるようにしても良い。

【0105】さらに、本第3の実施形態では、上述したように、各センスアンプ341,342に別途ラッチ35,36が接続されている。これにより、たとえば、ミスヒット時に所望のプレート線上のデータをまずセンス40アンプに読み出し、それらをラッチに保存する。その後ラッチとセンスアンプをスイッチSW39,SW40で切り離すことで、ラッチとセンスアンプを独立に機能させ、ミスヒット時のオーバーヘッドをさらに低減することもできる。すなわち、外部からはこれらのラッチにアクセスしつつ、内部ではセンスアンプを用いてキャッシュメモリ40BのDRAMと本体メモリ30Bの間のデータ転送を実行すれば良い。

【0106】図6および図7は、センスアンプを介した めて"0"書きこみを行う必要は無本体メモリとキャッシュメモリの両メモリ領域間のデー 50 夕に"1"のみを書き戻せば良い。

タ転送動作例を示すタイミングチャートである。図6は本体メモリ30BからDRAMキャッシュメモリ40Bへの転送動作を例示し、本体メモリからデータを読み出し、DRAMキャッシュに書きこむ工程を示している。また、図7はDRAMキャッシュメモリ40Bから本体メモリ30Bへの転送動作を例示し、DRAMキャッシュメモリからデータを読み出し本体メモリにリストアする工程を示している。

【0107】次に、図6に関連付けて本体メモリ30BからDRAMキャッシュメモリ40Bへの転送動作について説明する。

【0108】まず、コントローラ37により本体メモリ 領域選択線SL31を電源電圧Vα +αに駆動して、ス イッチSW31~SW34をオンさせ、DRAM領域選 択線SL32によりスイッチSW35~SW38をオフ にして、センスアンプ341、342を本体メモリ30 のみと接続する。そして、ビット線BL31, BL32 (BL33, BL34) をグランドレベルにイコライズ し、フローティングにした状態で、ワード線WL31 (WL32)を開いてセルユニットUT31を選択し、 所望のデータに接続されたプレート線たとえばPL31 にパルスを与えてデータを読み出す。次に、本体メモリ 領域選択線SL31を0Vに切り換えて、スイッチSW 31~SW34をオフさせた後、センスアンプ341 (342) を活性化し、さらに今度はDRAMメモリ領 域選択線 S L 3 2 を電源電圧 Vα + α に駆動して、スイ ッチSW35~SW38をオンさせ、データをキャッシ ュメモリ40BのDRAM領域側のビット線BL41, BL42 (BL43, BL34) に伝達する。ここで、 選択プレート線PL31に対応したDRAMワード線W L41を駆動してDRAMキャパシタにデータを転送す

【0109】上記動作を選択ユニット内の全てのプレート線に対して繰り返すことで、セルユニットUT31の全データが、キャッシュメモリ40BのDRAM領域41Bに転送される。なお、本体メモリ30BからDRAM領域へデータを転送した時点では本体メモリ30Bのリストアは行われていない。リストア動作は外部のアクセス要求がDRAM領域内のデータにミスヒットした際、キャッシュメモリ40BのDRAM領域41Bから元の領域にデータを書き戻す時に行われる。

【0110】なお、上記本体メモリ30Bからの読み出し動作において、本体ビット線BL31~BL34はセンスアンプ切断後に再度グランドにイコライズされているが、この時プレート線PL31はまだオン状態に止まっている。これにより、選択キャパシタには"0"が書きこまれる。したがって、キャッシュメモリ40BのDRAMから本体メモリ30Bへのリストア転送時には改めて"0"書きこみを行う必要は無く、所望のキャパシタに"1"のみを書き戻せば良い。

20

【0111】また、上記動作において、センスアンプ341、342を活性化した後、ラッチ35,36をセンスアンプに接続してそのデータを保管し、さらにラッチからセンスアンプを切り離した後、外部に出力を始めても良い。ラッチとセンスアンプは独立に動作できるので、データ出力中も内部のデータ転送は問題なく実行できる。

【0112】次に、図7に関連付けてDRAMキャッシュメモリ40Bから本体メモリ30Bへの転送動作について説明する。

【0113】まず、本体メモリ領域選択線SL31を0 Vに設定してスイッチSW31~SW34をオフのまま とし、DRAM領域選択線SL32を電源電圧Vα + α に駆動して、スイッチSW35~SW38をオンの状態 にして、センスアンプ341,342をキャッシュメモ リ40BのDRAM領域41Bと接続し、DRAMワー ド線の一つWL41を駆動してデータを読み出す。セン スアンプ341,342で増幅した後、今度は本体メモ リ領域選択線 S L 3 1 を電源電圧 Vα + α に駆動して、 スイッチSW31~SW34をオンとして、本体メモリ 30 Bのワード線WL31を駆動し、信号を本体メモリ 30BのたとえばセルユニットUT31に伝達する。こ の時、選択ユニット中でDRAMワード線WL41に対 応した選択プレート線PL31はグランドレベルに、非 選択プレート線PL32~PL34は(1/2) Vcc に固定しておく。

【0114】以上の動作によりDRAMから" 1"が読み出された場合に限り、選択ユニット中の選択プレート線上のキャパシタにのみVccの電圧が印加され、"

1"が書きこまれる。それ以外のキャパシタに印加され 30 る電圧の絶対値は全て(1/2)Vcc以下であり、他のキャパシタのデータは保たれる。

【0115】なお、上記例では説明簡略化のためディスターブ防止に(1/2)Vcc を用いたが、非選択プレート線を(2/3)Vcc にし、かつセンスアンプのローレベルを(1/3)Vcc にシフトさせることで、非選択キャパシタへの電圧印加を(1/3)Vcc 以下に低減することも可能である。

#### 【0116】<u>第4実施形態</u>

図8は、本発明の第4の実施形態に係る本体メモリとキ 40 ャッシュメモリが一体化されたメモリ装置の構成例を示 す回路図である。

【0117】本第4の実施形態が上述した第3の実施形態と異なる点は、第3の実施形態では本体メモリ30Cのメモリセルアレイ(メモリ領域)において、異なる列に配置されたセルストリングをそれぞれ異なるビット線BL31~BL34に接続したのに対し、本第4の実施形態では、隣接する2列のセルストリングを同一のビット線に接続し、これに応じてキャッシュメモリ30CのDRAM領域41Cにおいても同様に、隣接する2列の50

セルストリングを同一のビット線に接続したことにある。

22

【0118】 具体的には、本体メモリ30Cでは、図8 に示すように、セルユニットUT31Cにおけるセルス トリングCST31のノード電極ND31がパストラン ジスタTR301を介してビット線BL31に接続さ れ、セルストリングCST32のノード電極ND32が パストランジスタTR302を介してビット線BL31 にされている。同様に、セルユニット31Cにおけるセ ルストリングCST33のノード電極ND33がパスト ランジスタTR303を介してビット線BL32に接続 され、セルストリングCST34のノード電極ND34 がパストランジスタTR304を介してビット線BL3 2にされている。そして、セルストリングCST31の パストランジスタTR301のゲートとセルストリング CST33のパストランジスタTR303のゲートが共 通のワード線WL31に接続され、セルストリングCS T32のパストランジスタTR302のゲートとセルス トリングCST34のパストランジスタTR304のゲ ートが共通のワード線WL33に接続されている。

【0119】また、セルユニットUT32Cにおけるセ ルストリングCST35のノード電極ND35がパスト ランジスタTR305を介してビット線BL31に接続 され、セルストリングCST36のノード電極ND36 がパストランジスタTR306を介してビット線BL3 1にされている。同様に、セルユニットUT32Cにお けるセルストリングCST37のノード電極ND37が パストランジスタTR307を介してビット線BL32 に接続され、セルストリングCST38のノード電極N D38がパストランジスタTR308を介してビット線 BL32にされている。そして、セルストリングCST 35のパストランジスタTR305のゲートとセルスト リングCST37のパストランジスタTR307のゲー トが共通のワード線WL32に接続され、セルストリン グCST36のパストランジスタTR306のゲートと セルストリングCST38のパストランジスタTR30 8のゲートが共通のワード線WL34に接続されてい る。

【0120】また、キャッシュメモリ40CのDRAM 領域において、第1列に配列されたメモリセルMC40 1, MC405, MC409, MC413が選択トラン ジスタCST401, CST405, CST409, C ST413を介してビット線BL41 (BL31) に接 続され、第2列に配列されたメモリセルMC402, M C406, MC410, MC414が選択トランジスタ CST402, CST406, CST410, CST4 14を介してビット線BL41 (BL31) に接続さ れ、第3列に配列されたメモリセルMC403, MC4 07, MC411, MC415が選択トランジスタCS T403, CST407, CST411, CST415

1 Cに転送する。

を介してビット線BL42(BL32)に接続され、第 4列に配列されたメモリセルMC404、MC408、 MC412, MC416が選択トランジスタCST40 4, CST408, CST412, CST416を介し てビット線BL42(BL32)に接続されている。

【0121】さらに、第1行に配列されたメモリセルM C401, MC403の選択トランジスタCST40 1, CST403のゲートがワード線WL41に接続さ れ、第1行に配列されたメモリセルMC402, MC4 04の選択トランジスタCST402、CST404の 10 ゲートがワード線WL45に接続され、第2行に配列さ れたメモリセルMC405, MC407の選択トランジ スタCST405, CST407のゲートがワード線W L42に接続され、第2行に配列されたメモリセルMC 406, MC408の選択トランジスタCST406. CST408のゲートがワード線WL46に接続され、 第3行に配列されたメモリセルMC409~MC411 の選択トランジスタCST409、CST411のゲー トがワード線WL43に接続され、第3行に配列された メモリセルMC410, MC412の選択トランジスタ CST410, CST412のゲートがワード線WL4 7に接続され、第4行に配列されたメモリセルMC41 3, MC415の選択トランジスタCST413, CS T415のゲートがワード線WL44に接続され、第4 行に配列されたメモリセルMC414, MC416の選 択トランジスタCST414、CST416のゲートが ワード線WL48に接続されている。

【0122】このような構成を取る場合、互いにディス ターブを及ぼし合うのはプレート線またはセルストリン グを共有したセルユニットに相当するブロック単位であ 30 る。したがって、このブロック単位を転送単位とし、そ れと同容量を持ったキャッシュメモリ40CのDRAM 領域41Cが各ビット線に対応する形で本体メモリ30 に接続されている。また、キャッシュメモリ40CのD RAM領域41のメモリセルを選択する各ワード線WL 41~WL48は、本体メモリ30Cのセルユニットに おけるワード線とプレート線のマトリクスに対応してい る。すなわち、たとえばセルユニットUT31Cの2本 のワード線WL41, WL43と4本のプレート線PL 31~PL34に対し、DRAM領域41Cのワード線 40 は2 x 4 = 8本のワード線WL41~WL48が対応す る。

【0123】本第4の実施形態においても、DRAM領 域41Cに所望のデータがあるときは、本体メモリ30 Cのメモリ領域31Cにはアクセスしない。ミスヒット したときには、セルユニットに相当する単位のデータ群 を、キャッシュメモリ40CのDRAM領域41Cから 元のメモリキャパシタに書き戻し、所望のデータを含む セルユニットのデータ群を本体メモリ30Cのメモリ領

【0124】第3および第4の実施形態ののメモリはい ずれも外からは本体メモリの容量を持ったDRAMに見 え、DRAMと同等にランダムアクセスができる。ただ し、DRAM領域がミスヒットした際には、DRAMと 本体メモリ間のデータ転送が必要になり、適時待ち(W AIT)をかける必要がある。ただし、そのような場合 でも、他のバンクには並列でアクセスできる。また、前 述の如くセンスアンプに別途ラッチを接続すれば、内部 データ転送を実行しながらも、要求したデータを外部に 高速に取り出すことが可能である。

24

【0125】また、キャッシュ領域はDRAMとした が、これを同構成のFeRAMとしてもランダムアクセ ス性は同様に向上する。この場合、各キャパシタをプレ ート線で駆動することで分極電荷を信号に利用すること ができ、さらに、キャパシタを小さくしてキャッシュ部 の占有面積を小型化できる。ただし、キャッシュ領域の 書き換え劣化が進むので、アクセス頻度の高い用途には DRAMが適している。

#### 【0126】<u>第5実施形態</u>

図9は、本発明の第5の実施形態に係るメモリ装置を採 用したメモリシステムを示すブロック図である。

【0127】本第5の実施形態が上述した第1の実施形 態と異なる点は、キャッシュメモリ40Dを別チップと する代わりに、CPU50と同一チップ内に一体化して 構成したことにある。その他の構成は、上述した第1の 実施形態と同様である。

【0128】本第5の実施形態によれば、上述した第1 の実施形態の効果と同様の効果を得ることができる。

【0129】また、以上の実施形態の他に、クロスポイ ント型メモリの本体部分にはゲイン型等のバリエーショ ンがあるが、それらにも本発明は同様に適用可能であ る。

【0130】以上説明にした実施形態においては、同一 ノードに強誘電体キャパシタが4つ接続された場合につ いて述べたが、強誘電体キャパシタは2つ以上であれば 何個接続されていても良い。一般に、同一ノードに接続 される強誘電体キャパシタの数が多いほど記憶密度は高 くなるが、ディスターブ回数が増えるのでデータが劣化 しやすくなる。また、データ読み出し時にビット線電位 が僅かに変動するので、同一ノードに接続されたキャパ シタ数が多いとそこから変動分の電荷が放出されてノイ ズになる。したがって、同一ノードに接続されるキャパ シタ数は8個以下、すなわち2個から8個の間が望まし V10

#### [0131]

【発明の効果】以上説明したように、本発明によれば、 クロスポイント型強誘電体メモリの不揮発性、高集積性 を活かしつつ、そのランダムアクセス性を向上させ、か 域31Cからキャッシュメモリ40CのDRAM領域4 50 つ書き換え回数を低減でき、ディスターブ回数の上限を

容易に制御することができる。その結果、データ破壊のない、安定したアクセスを保証できる利点がある。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るメモリ装置を採用したメモリシステムを示すブロック図である。

【図2】本発明の第1の実施形態に係るメモリ装置を採用したメモリシステムを示す回路図である。

【図3】本発明の第2の実施形態に係るメモリ装置を採用したメモリシステムを示す回路図である。

【図4】本発明の第3の実施形態に係るメモリ装置を採 10 用したメモリシステムを示すブロック図である。

【図5】本発明の第3の実施形態に係る本体メモリとキャッシュメモリが一体化されたメモリ装置の構成例を示す回路図である。

【図6】センスアンプを介した本体メモリとキャッシュメモリの両メモリ領域間のデータ転送動作例を示すタイミングチャートであって、本体メモリからDRAMキャッシュメモリへの転送動作を例示し、本体メモリからデータを読み出し、DRAMキャッシュに書きこむ工程を示す図である。

【図7】センスアンプを介した本体メモリとキャッシュメモリの両メモリ領域間のデータ転送動作例を示すタイミングチャートであって、DRAMキャッシュメモリから本体メモリへの転送動作を例示し、DRAMキャッシュメモリからデータを読み出し本体メモリにリストアす\*

\* る工程を示す図である。


【図8】本発明の第4の実施形態に係る本体メモリとキャッシュメモリが一体化されたメモリ装置の構成例を示す回路図である。


【図9】本発明の第5の実施形態に係るメモリ装置を採用したメモリシステムを示すブロック図である。

【図10】クロスポイント型強誘電体メモリの一例を示す回路図である。

#### 【符号の説明】

20, 20A~20D…メモリシステム、31, 31A ~31 C…メモリセルアレイ (メモリ領域) 、32…ワ ードドライバ、33…プレートドライバ、34…センス  $アンプ(S/\Lambda)$ 群、341, 342…センスアンプ、 35, 36…ラッチ、37…コントローラ、FC301 ~FC332…強誘電体キャパシタ、UT31, UT3 2…セルユニット、CST31~CST38…セルスト リング、WL31~WL34…ワード線、BL11~B L14…ビット線、PL31~PL38…プレート線、 ND31~ND38…ノード電極、40, 40A~40 20 D…キャッシュメモリ、41A~41C…DRAM領 域、WL41~WL48…ワード線、BL41~BL4 4…ビット線、MC401~MC416…メモリセル、 C401~C416…キャパシタ、CST401~CS T416…選択トランジスタ、50…CPU、60…メ モリ装置。







【図4】


20D 30D 50 メモリ CPU cache 40D

【図2】




【図3】





【図10】



フロントページの続き

(51) Int. Cl. <sup>7</sup>
G 1 1 C 11/41

識別記号

F I G 1 1 C 11/34

テーマコード(参考)

3 7 1 Z